drv_gpio.c 8.5 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362
  1. /*
  2. *
  3. * SPDX-License-Identifier: Apache-2.0
  4. *
  5. * Change Logs:
  6. * Date Author Notes
  7. * 2020-09-05 DongBowen first version
  8. */
  9. #include <rtthread.h>
  10. #include "rthw.h"
  11. #include "drv_gpio.h"
  12. #include "hc32l196_sysctrl.h"
  13. #ifdef RT_USING_PIN
  14. #ifdef BSP_USING_GPIO
  15. #define __GPIO_PORT(pin) (((pin) & 0xf0) * 4)
  16. #define __GPIO_PORT_L(pin) (__GPIO_PORT(pin))
  17. #define __GPIO_PORT_H(pin) ((__GPIO_PORT(pin) & 0xff) + 0x1000)
  18. #define PE0_PIN (4 * 15)
  19. #define GPIO_PORT(pin) (en_gpio_port_t)((pin) < PE0_PIN ? __GPIO_PORT_L((pin)) : __GPIO_PORT_H((pin)))
  20. #define GPIO_PIN(pin) (en_gpio_pin_t)((pin) & 0x0f)
  21. /* Port: PA-PF, Pin: 0-15 */
  22. #define PIN_MAX_NUM (6 * 16)
  23. #define ITEM_NUM(items) sizeof(items) / sizeof(items[0])
  24. static struct rt_pin_irq_hdr pin_irq_hdr_tab[PIN_MAX_NUM];
  25. #define ITEM_NUM(items) sizeof(items) / sizeof(items[0])
  26. static void _pin_mode(rt_device_t dev, rt_base_t pin, rt_base_t mode)
  27. {
  28. en_gpio_port_t gpio_port;
  29. en_gpio_pin_t gpio_pin;
  30. stc_gpio_cfg_t gpio_cfg;
  31. if (pin >= PIN_MAX_NUM)
  32. {
  33. return;
  34. }
  35. gpio_port = GPIO_PORT(pin);
  36. gpio_pin = GPIO_PIN(pin);
  37. gpio_cfg.bOutputVal = 0;
  38. gpio_cfg.enDrv = GpioDrvH;
  39. gpio_cfg.enPu = GpioPuDisable;
  40. gpio_cfg.enPd = GpioPdDisable;
  41. gpio_cfg.enOD = GpioOdDisable;
  42. gpio_cfg.enCtrlMode = GpioAHB;
  43. switch (mode)
  44. {
  45. case PIN_MODE_OUTPUT:
  46. gpio_cfg.enDir = GpioDirOut;
  47. break;
  48. case PIN_MODE_INPUT:
  49. gpio_cfg.enDir = GpioDirIn;
  50. break;
  51. case PIN_MODE_INPUT_PULLUP:
  52. gpio_cfg.enDir = GpioDirIn;
  53. gpio_cfg.enPu = GpioPuEnable;
  54. break;
  55. case PIN_MODE_INPUT_PULLDOWN:
  56. gpio_cfg.enDir = GpioDirIn;
  57. gpio_cfg.enPd = GpioPdEnable;
  58. break;
  59. case PIN_MODE_OUTPUT_OD:
  60. gpio_cfg.enDir = GpioDirOut;
  61. gpio_cfg.enOD = GpioOdEnable;
  62. break;
  63. default:
  64. break;
  65. }
  66. Gpio_Init(gpio_port, gpio_pin, &gpio_cfg);
  67. }
  68. static void _pin_write(rt_device_t dev, rt_base_t pin, rt_base_t value)
  69. {
  70. en_gpio_port_t gpio_port;
  71. en_gpio_pin_t gpio_pin;
  72. if (pin >= PIN_MAX_NUM)
  73. {
  74. return;
  75. }
  76. gpio_port = GPIO_PORT(pin);
  77. gpio_pin = GPIO_PIN(pin);
  78. if (PIN_LOW == value)
  79. {
  80. Gpio_ClrIO(gpio_port, gpio_pin);
  81. }
  82. else
  83. {
  84. Gpio_SetIO(gpio_port, gpio_pin);
  85. }
  86. }
  87. static int _pin_read(rt_device_t dev, rt_base_t pin)
  88. {
  89. en_gpio_port_t gpio_port;
  90. en_gpio_pin_t gpio_pin;
  91. if (pin >= PIN_MAX_NUM)
  92. {
  93. return PIN_LOW;
  94. }
  95. gpio_port = GPIO_PORT(pin);
  96. gpio_pin = GPIO_PIN(pin);
  97. return Gpio_GetInputIO(gpio_port, gpio_pin) ? PIN_HIGH : PIN_LOW;
  98. }
  99. static rt_err_t _pin_attach_irq(struct rt_device *device,
  100. rt_int32_t pin,
  101. rt_uint32_t mode,
  102. void (*hdr)(void *args),
  103. void *args)
  104. {
  105. rt_base_t level;
  106. if (pin >= PIN_MAX_NUM)
  107. {
  108. return -RT_ENOSYS;
  109. }
  110. level = rt_hw_interrupt_disable();
  111. if (pin_irq_hdr_tab[pin].pin == pin &&
  112. pin_irq_hdr_tab[pin].mode == mode &&
  113. pin_irq_hdr_tab[pin].hdr == hdr &&
  114. pin_irq_hdr_tab[pin].args == args)
  115. {
  116. rt_hw_interrupt_enable(level);
  117. return RT_EOK;
  118. }
  119. pin_irq_hdr_tab[pin].pin = pin;
  120. pin_irq_hdr_tab[pin].mode = mode;
  121. pin_irq_hdr_tab[pin].hdr = hdr;
  122. pin_irq_hdr_tab[pin].args = args;
  123. rt_hw_interrupt_enable(level);
  124. return RT_EOK;
  125. }
  126. static rt_err_t _pin_detach_irq(struct rt_device *device, rt_int32_t pin)
  127. {
  128. rt_base_t level;
  129. if (pin >= PIN_MAX_NUM)
  130. {
  131. return -RT_ENOSYS;
  132. }
  133. level = rt_hw_interrupt_disable();
  134. pin_irq_hdr_tab[pin].mode = 0;
  135. pin_irq_hdr_tab[pin].hdr = RT_NULL;
  136. pin_irq_hdr_tab[pin].args = RT_NULL;
  137. rt_hw_interrupt_enable(level);
  138. return RT_EOK;
  139. }
  140. static IRQn_Type get_irqn(rt_base_t pin)
  141. {
  142. en_gpio_port_t gpio_port;
  143. IRQn_Type irqn = (IRQn_Type)0xff;
  144. if (pin >= PIN_MAX_NUM)
  145. {
  146. return irqn;
  147. }
  148. gpio_port = GPIO_PORT(pin);
  149. switch (gpio_port)
  150. {
  151. case GpioPortA:
  152. irqn = PORTA_IRQn;
  153. break;
  154. case GpioPortB:
  155. irqn = PORTB_IRQn;
  156. break;
  157. case GpioPortC:
  158. case GpioPortE:
  159. irqn = PORTC_E_IRQn;
  160. break;
  161. case GpioPortD:
  162. case GpioPortF:
  163. irqn = PORTD_F_IRQn;
  164. break;
  165. }
  166. return irqn;
  167. }
  168. static rt_err_t _pin_irq_enable(struct rt_device *device,
  169. rt_base_t pin,
  170. rt_uint32_t enabled)
  171. {
  172. rt_base_t level = 0;
  173. en_gpio_port_t gpio_port;
  174. en_gpio_pin_t gpio_pin;
  175. IRQn_Type irqn;
  176. if (pin >= PIN_MAX_NUM)
  177. {
  178. return -RT_ENOSYS;
  179. }
  180. gpio_port = GPIO_PORT(pin);
  181. gpio_pin = GPIO_PIN(pin);
  182. irqn = get_irqn(pin);
  183. if (enabled == PIN_IRQ_ENABLE)
  184. {
  185. switch (pin_irq_hdr_tab[pin].mode)
  186. {
  187. case PIN_IRQ_MODE_RISING:
  188. Gpio_EnableIrq(gpio_port, gpio_pin, GpioIrqRising);
  189. break;
  190. case PIN_IRQ_MODE_FALLING:
  191. Gpio_EnableIrq(gpio_port, gpio_pin, GpioIrqFalling);
  192. break;
  193. case PIN_IRQ_MODE_RISING_FALLING:
  194. Gpio_EnableIrq(gpio_port, gpio_pin, GpioIrqRising);
  195. Gpio_EnableIrq(gpio_port, gpio_pin, GpioIrqFalling);
  196. break;
  197. case PIN_IRQ_MODE_HIGH_LEVEL:
  198. Gpio_EnableIrq(gpio_port, gpio_pin, GpioIrqHigh);
  199. break;
  200. case PIN_IRQ_MODE_LOW_LEVEL:
  201. Gpio_EnableIrq(gpio_port, gpio_pin, GpioIrqLow);
  202. break;
  203. default:
  204. return -RT_EINVAL;
  205. }
  206. level = rt_hw_interrupt_disable();
  207. NVIC_ClearPendingIRQ(irqn);
  208. NVIC_EnableIRQ(irqn);
  209. rt_hw_interrupt_enable(level);
  210. }
  211. else if (enabled == PIN_IRQ_DISABLE)
  212. {
  213. switch (pin_irq_hdr_tab[pin].mode)
  214. {
  215. case PIN_IRQ_MODE_RISING:
  216. Gpio_DisableIrq(gpio_port, gpio_pin, GpioIrqRising);
  217. break;
  218. case PIN_IRQ_MODE_FALLING:
  219. Gpio_DisableIrq(gpio_port, gpio_pin, GpioIrqFalling);
  220. break;
  221. case PIN_IRQ_MODE_RISING_FALLING:
  222. Gpio_DisableIrq(gpio_port, gpio_pin, GpioIrqRising);
  223. Gpio_DisableIrq(gpio_port, gpio_pin, GpioIrqFalling);
  224. break;
  225. case PIN_IRQ_MODE_HIGH_LEVEL:
  226. Gpio_DisableIrq(gpio_port, gpio_pin, GpioIrqHigh);
  227. break;
  228. case PIN_IRQ_MODE_LOW_LEVEL:
  229. Gpio_DisableIrq(gpio_port, gpio_pin, GpioIrqLow);
  230. break;
  231. default:
  232. break;
  233. }
  234. level = rt_hw_interrupt_disable();
  235. NVIC_ClearPendingIRQ(irqn);
  236. NVIC_DisableIRQ(irqn);
  237. rt_hw_interrupt_enable(level);
  238. }
  239. else
  240. {
  241. return -RT_ENOSYS;
  242. }
  243. return RT_EOK;
  244. }
  245. const static struct rt_pin_ops _pin_ops =
  246. {
  247. .pin_mode = _pin_mode,
  248. .pin_write = _pin_write,
  249. .pin_read = _pin_read,
  250. .pin_attach_irq = _pin_attach_irq,
  251. .pin_detach_irq = _pin_detach_irq,
  252. .pin_irq_enable = _pin_irq_enable,
  253. };
  254. static void pin_isr(en_gpio_port_t gpio_port)
  255. {
  256. en_gpio_pin_t gpio_pin = GpioPin0;
  257. int pin = __GET_PIN(gpio_port, 0);
  258. for (; gpio_pin <= GpioPin15; gpio_pin++, pin++)
  259. {
  260. if (Gpio_GetIrqStatus(gpio_port, gpio_pin))
  261. {
  262. if (pin_irq_hdr_tab[pin].hdr)
  263. {
  264. pin_irq_hdr_tab[pin].hdr(pin_irq_hdr_tab[pin].args);
  265. }
  266. Gpio_ClearIrq(gpio_port, gpio_pin);
  267. }
  268. }
  269. }
  270. void PortA_IRQHandler(void)
  271. {
  272. rt_interrupt_enter();
  273. pin_isr(GpioPortA);
  274. rt_interrupt_leave();
  275. }
  276. void PortB_IRQHandler(void)
  277. {
  278. rt_interrupt_enter();
  279. pin_isr(GpioPortB);
  280. rt_interrupt_leave();
  281. }
  282. void PortC_IRQHandler(void)
  283. {
  284. rt_interrupt_enter();
  285. pin_isr(GpioPortC);
  286. rt_interrupt_leave();
  287. }
  288. void PortD_IRQHandler(void)
  289. {
  290. rt_interrupt_enter();
  291. pin_isr(GpioPortD);
  292. rt_interrupt_leave();
  293. }
  294. void PortE_IRQHandler(void)
  295. {
  296. rt_interrupt_enter();
  297. pin_isr(GpioPortE);
  298. rt_interrupt_leave();
  299. }
  300. void PortF_IRQHandler(void)
  301. {
  302. rt_interrupt_enter();
  303. pin_isr(GpioPortF);
  304. rt_interrupt_leave();
  305. }
  306. int rt_hw_pin_init(void)
  307. {
  308. Sysctrl_SetPeripheralGate(SysctrlPeripheralGpio, TRUE);
  309. return rt_device_pin_register("pin", &_pin_ops, RT_NULL);
  310. }
  311. INIT_BOARD_EXPORT(rt_hw_pin_init);
  312. #endif /* BSP_USING_GPIO */
  313. #endif /* RT_USING_PIN */