drv_gpio.c 4.8 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208
  1. /*
  2. * Copyright (c) 2006-2020, RT-Thread Development Team
  3. *
  4. * SPDX-License-Identifier: Apache-2.0
  5. *
  6. * Change Logs:
  7. * Date Author Notes
  8. * 2021-02-11 supperthomas first version
  9. *
  10. */
  11. #include "drv_gpio.h"
  12. #include <stdbool.h>
  13. #include "gpio.h"
  14. #ifdef RT_USING_PIN
  15. #define DBG_LEVEL DBG_LOG
  16. #include <rtdbg.h>
  17. #define LOG_TAG "drv.gpio"
  18. #define PIN_PORT_OFFSET 4
  19. #define PIN_NUM(port, no) ((((((port) & 0xFu) << PIN_PORT_OFFSET) | ((no) & 0xFu)))
  20. #define PIN_PORT(pin) ((uint8_t)(((pin) >> PIN_PORT_OFFSET) & 0xFu))
  21. #define PIN_NO(pin) ((uint8_t)((pin) & 0xFu))
  22. #define PIN_MCU_PORT(pin) PIN_PORT(pin)
  23. #define PIN_MCU_PIN(pin) ((uint32_t)(1u << PIN_NO(pin)))
  24. static void mcu_pin_write(rt_device_t dev, rt_base_t pin, rt_uint8_t value)
  25. {
  26. gpio_cfg_t tmp_gpio_cfg;
  27. tmp_gpio_cfg.port = PIN_PORT(pin);
  28. tmp_gpio_cfg.mask = PIN_MCU_PIN(pin);
  29. if (value)
  30. {
  31. GPIO_OutSet(&tmp_gpio_cfg);
  32. }
  33. else
  34. {
  35. GPIO_OutClr(&tmp_gpio_cfg);
  36. }
  37. }
  38. static rt_ssize_t mcu_pin_read(rt_device_t dev, rt_base_t pin)
  39. {
  40. rt_ssize_t value;
  41. gpio_cfg_t tmp_gpio_cfg;
  42. tmp_gpio_cfg.port = PIN_PORT(pin);
  43. tmp_gpio_cfg.mask = PIN_MCU_PIN(pin);
  44. if (GPIO_InGet(&tmp_gpio_cfg))
  45. {
  46. value = 1;
  47. }
  48. else
  49. {
  50. value = 0;
  51. }
  52. return value;
  53. }
  54. static void mcu_pin_mode(rt_device_t dev, rt_base_t pin, rt_uint8_t mode)
  55. {
  56. gpio_cfg_t tmp_gpio_cfg;
  57. int ret = 0;
  58. tmp_gpio_cfg.port = PIN_PORT(pin);
  59. tmp_gpio_cfg.mask = PIN_MCU_PIN(pin);
  60. switch (mode)
  61. {
  62. case PIN_MODE_OUTPUT:
  63. tmp_gpio_cfg.func = GPIO_FUNC_OUT;
  64. tmp_gpio_cfg.pad = GPIO_PAD_NONE;
  65. break;
  66. case PIN_MODE_INPUT:
  67. tmp_gpio_cfg.func = GPIO_FUNC_IN;
  68. tmp_gpio_cfg.pad = GPIO_PAD_NONE;
  69. break;
  70. case PIN_MODE_INPUT_PULLUP:
  71. tmp_gpio_cfg.func = GPIO_FUNC_IN;
  72. tmp_gpio_cfg.pad = GPIO_PAD_PULL_UP;
  73. break;
  74. case PIN_MODE_INPUT_PULLDOWN:
  75. tmp_gpio_cfg.func = GPIO_FUNC_IN;
  76. tmp_gpio_cfg.pad = GPIO_PAD_PULL_DOWN;
  77. break;
  78. case PIN_MODE_OUTPUT_OD:
  79. //not support
  80. LOG_E("NOT SUPPORT");
  81. break;
  82. }
  83. ret = GPIO_Config(&tmp_gpio_cfg);
  84. if (E_NO_ERROR != ret)
  85. {
  86. LOG_E("GPIO_Config error :%d", ret);
  87. }
  88. }
  89. static rt_err_t mcu_pin_attach_irq(struct rt_device *device, rt_base_t pin,
  90. rt_uint8_t irq_mode, void (*hdr)(void *args), void *args)
  91. {
  92. gpio_cfg_t tmp_gpio_cfg;
  93. tmp_gpio_cfg.port = PIN_MCU_PORT(pin);
  94. tmp_gpio_cfg.mask = PIN_MCU_PIN(pin);
  95. tmp_gpio_cfg.pad = GPIO_PAD_PULL_UP;
  96. tmp_gpio_cfg.func = GPIO_FUNC_IN;
  97. GPIO_Config(&tmp_gpio_cfg);
  98. GPIO_RegisterCallback(&tmp_gpio_cfg, hdr, args);
  99. gpio_int_mode_t mcu_mode;
  100. gpio_int_pol_t mcu_pol;
  101. switch (irq_mode)
  102. {
  103. case PIN_IRQ_MODE_RISING:
  104. mcu_mode = GPIO_INT_EDGE;
  105. mcu_pol = GPIO_INT_RISING;
  106. break;
  107. case PIN_IRQ_MODE_FALLING:
  108. mcu_mode = GPIO_INT_EDGE;
  109. mcu_pol = GPIO_INT_FALLING;
  110. break;
  111. case PIN_IRQ_MODE_RISING_FALLING:
  112. mcu_mode = GPIO_INT_EDGE;
  113. mcu_pol = GPIO_INT_BOTH;
  114. break;
  115. case PIN_IRQ_MODE_HIGH_LEVEL:
  116. mcu_mode = GPIO_INT_LEVEL;
  117. mcu_pol = GPIO_INT_HIGH;
  118. break;
  119. case PIN_IRQ_MODE_LOW_LEVEL:
  120. mcu_mode = GPIO_INT_LEVEL;
  121. mcu_pol = GPIO_INT_LOW;
  122. break;
  123. }
  124. GPIO_IntConfig(&tmp_gpio_cfg, mcu_mode, mcu_pol);
  125. return RT_EOK;
  126. }
  127. static rt_err_t mcu_pin_dettach_irq(struct rt_device *device, rt_base_t pin)
  128. {
  129. gpio_cfg_t tmp_gpio_cfg;
  130. tmp_gpio_cfg.port = PIN_MCU_PORT(pin);
  131. tmp_gpio_cfg.mask = PIN_MCU_PIN(pin);
  132. tmp_gpio_cfg.pad = GPIO_PAD_PULL_UP;
  133. tmp_gpio_cfg.func = GPIO_FUNC_IN;
  134. GPIO_Config(&tmp_gpio_cfg);
  135. GPIO_IntDisable(&tmp_gpio_cfg);
  136. GPIO_RegisterCallback(&tmp_gpio_cfg, RT_NULL, RT_NULL);
  137. return RT_EOK;
  138. }
  139. static rt_err_t mcu_pin_irq_enable(struct rt_device *device, rt_base_t pin,
  140. rt_uint8_t enabled)
  141. {
  142. gpio_cfg_t tmp_gpio_cfg;
  143. tmp_gpio_cfg.port = PIN_MCU_PORT(pin);
  144. tmp_gpio_cfg.mask = PIN_MCU_PIN(pin);
  145. if (enabled)
  146. {
  147. GPIO_IntEnable(&tmp_gpio_cfg);
  148. NVIC_EnableIRQ((IRQn_Type)MXC_GPIO_GET_IRQ(PIN_MCU_PORT(pin)));
  149. }
  150. else
  151. {
  152. GPIO_IntDisable(&tmp_gpio_cfg);
  153. NVIC_DisableIRQ((IRQn_Type)MXC_GPIO_GET_IRQ(PIN_MCU_PORT(pin)));
  154. }
  155. return RT_EOK;
  156. }
  157. const static struct rt_pin_ops _mcu_pin_ops =
  158. {
  159. mcu_pin_mode,
  160. mcu_pin_write,
  161. mcu_pin_read,
  162. mcu_pin_attach_irq,
  163. mcu_pin_dettach_irq,
  164. mcu_pin_irq_enable,
  165. RT_NULL,
  166. };
  167. int rt_hw_pin_init(void)
  168. {
  169. GPIO_Init();
  170. return rt_device_pin_register("pin", &_mcu_pin_ops, RT_NULL);
  171. }
  172. INIT_BOARD_EXPORT(rt_hw_pin_init);
  173. void GPIO0_IRQHandler(void)
  174. {
  175. GPIO_Handler(PORT_0);
  176. }
  177. #endif /* RT_USING_PIN */